�Y�x�Y(ji��)��������(y��ng)�̹������S�r��������(w��)
- ����(y��ng)��
- ��̖
- Ʒ��
- ���b
- ��̖
- ��攵(sh��)��
- ��ע
- ԃ�r
-
��̖о������̄�(w��)�����ڣ�����˾
13��
0755-8366305618922805453��18929374037��18922803401�B0755-82537787�����и���^(q��)�A��(qi��ng)��·1019̖�A��(qi��ng)�V��D��23��11016516
-
-
-
-
�����ջ�
-
������о����댧(d��o)�w����˾
10��
13267088774(��̖ͬ)Sam�����и���^(q��)�A��(qi��ng)�������1̖��10A8240���IƷ�ƣ�TI/���݃x����ST/�ⷨ��MICROCHIP/о��ADI/�����Z��ALLEGRO/�����ߡ�NXP/��������ON/��ɭ����RENESAS/���_��ROHM/�_ķ��ALTERA/����������CYPRESS/ِ����˹��INFINEON/Ӣ�w����ISS01011808
-
5SGSED6N3F45C2L
��1�l������̖��Ϣ
- Intel / Altera��
- ԭ�b��
- 2019+��
- 2560��
- ԭ�b��Ʒ��
-
5SGSED6N3F45C2L PDF�Y��
- �Y�����d
- �����̣�Intel / Altera
- PDF�ļ�������237.96 Kbytes
- PDF�ļ�퓔�(sh��)����24�
- ������FPGA - �F(xi��n)���ɾ����T��� FPGA - Stratix V GS 2320 LABS 840 IOs
5SGSED6N3F45C2L���g(sh��)Ҏ(gu��)��
- ������:Intel
- �a(ch��n)Ʒ�N�:FPGA - �F(xi��n)���ɾ����T���
- RoHS:��
- �a(ch��n)Ʒ:Stratix V GS
- ߉Ԫ����(sh��)��:583000
- ߉��(sh��)�M�K��(sh��)������LAB:220000
- ݔ��/ݔ���˔�(sh��)��:840 I/O
- �����Դ늉�:850 mV
- ��С�����ض�:0 C
- ������ض�:+ 70 C
- ���b�L(f��ng)��:SMD/SMT
- ���b / ���w:FBGA-1932
- ���b:Tray
- ��(sh��)��(j��)����:14.1 Gb/s
- ϵ��:Stratix V GS 5SGSD6
- �̘�(bi��o):Intel / Altera
- ��(n��i)Ƕʽ�KRAM - EBR:6.71 Mbit
- ���������:Yes
- �հl(f��)����(sh��)��:48 Transceiver
- �a(ch��n)Ʒ���:FPGA - Field Programmable Gate Array
- ���S���b��(sh��)��:12
- ��e:Programmable Logic ICs
- ����(n��i)��:51.71 Mbit
- �̘�(bi��o)��:Stratix V FPGA
ُ�I����ԃ�a(ch��n)ƷՈ?zh��)ԃ�r��Ϣ��(3������������õ��؏�(f��))
5SGSED6N3F45C2L���P(gu��n)��̖
![P(gun)]](/imgs/dlgclose.gif "P(gun)]")
