�Y�x�Y(ji��)��������(y��ng)�̹������S�r(sh��)��������(w��)
- ����(y��ng)��
- ��̖(h��o)
- Ʒ��
- ���b
- ��̖(h��o)
- ��(k��)�攵(sh��)��
- ��ע
- ԃ�r(ji��)
-
��̖(h��o)о������̄�(w��)�����ڣ�����˾
13��
0755-8366305618922805453��18929374037��18922803401�B0755-82537787�����и���^(q��)�A��(qi��ng)��·1019̖(h��o)�A��(qi��ng)�V��(ch��ng)D��23��11016516
-
-
-
-
�����ջ�
-
������о����댧(d��o)�w����˾
10��
13267088774(��̖ͬ(h��o))Sam�����и���^(q��)�A��(qi��ng)�������1̖(h��o)��10A8240���I(y��ng)Ʒ�ƣ�TI/���݃x����ST/�ⷨ��MICROCHIP/о��ADI/�����Z��ALLEGRO/��������NXP/�����֡�ON/��ɭ����RENESAS/���_��ROHM/�_ķ��ALTERA/����������CYPRESS/ِ����˹��INFINEON/Ӣ�w����ISS01011808
-
10M000000
- FRAGILE��
- SOJ4��
- 18+��
- 6520��
- ԭ�b��Ʒ��
-
10M02DCU324A7G PDF�Y��
- �Y�����d
- �����̣�Intel / Altera
- PDF�ļ�������840.87 Kbytes
- PDF�ļ��(y��)��(sh��)����72�(y��)
- ������FPGA - �F(xi��n)��(ch��ng)�ɾ����T��� non-volatile FPGA, 160 I/O, 324UBGA
10M02DCU324A7G���g(sh��)Ҏ(gu��)��
- ������:Intel
- �a(ch��n)Ʒ�N�:FPGA - �F(xi��n)��(ch��ng)�ɾ����T���
- RoHS:��
- �a(ch��n)Ʒ:MAX10
- ߉Ԫ����(sh��)��:2000
- ߉��(sh��)�M�K��(sh��)������LAB:125
- ݔ��/ݔ���˔�(sh��)��:160 I/O
- �����Դ늉�:1.2 V
- ��С�����ض�:- 40 C
- ������ض�:+ 125 C
- ���b�L(f��ng)��:SMD/SMT
- ���b / ���w:UBGA-324
- ���b:Tray
- ϵ��:MAX 10 10M02
- �̘�(bi��o):Intel / Altera
- ������l��:450 MHz
- ���������:Yes
- �a(ch��n)Ʒ���:FPGA - Field Programmable Gate Array
- ���S���b��(sh��)��:119
- ��e:Programmable Logic ICs
- �̘�(bi��o)��:MAX 10
- �����:12 g
ُ(g��u)�I����ԃ�a(ch��n)ƷՈ(q��ng)?zh��)ԃ�r(ji��)��Ϣ��(3������������õ��؏�(f��))
10M000000���P(gu��n)��̖(h��o)
![P(gun)]](/imgs/dlgclose.gif "P(gun)]")
